

31.10.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年10月31日

**RECEIVED** 19 DEC 2003

出 願 Application Number:

特願2002-317955

PCT **WIPO** 

[ST. 10/C]:

[JP2002-317955]

人

コマツ電子金属株式会社

出 Applicant(s):



SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年12月



【書類名】 特許願

【整理番号】 AP020016

【あて先】 特許庁長官殿

【国際特許分類】 C30B 29/06

H01L 21/205

【発明者】

【住所又は居所】 神奈川県平塚市四之宮三丁目25番1号 コマツ電子金

属株式会社内

【氏名】 前田 進

【発明者】

【住所又は居所】 神奈川県平塚市四之宮三丁目25番1号 コマツ電子金

属株式会社内

【氏名】 稲垣 宏

【発明者】

【住所又は居所】 神奈川県平塚市四之宮三丁目25番1号 コマツ電子金

属株式会社内

【氏名】 川島 茂樹

【発明者】

【住所又は居所】 神奈川県平塚市四之宮三丁目25番1号 コマツ電子金

属株式会社内

【氏名】 黒坂 昇栄

【発明者】

【住所又は居所】 神奈川県平塚市四之宮三丁目25番1号 コマツ電子金

属株式会社内

【氏名】 中村 浩三

【特許出願人】

【識別番号】 000184713

【氏名又は名称】 コマツ電子金属株式会社

## 【代理人】

【識別番号】

100071054

【弁理士】

【氏名又は名称】

木村 高久

【代理人】

【識別番号】

100106068

【弁理士】

【氏名又は名称】

小幡 義之

【手数料の表示】

【予納台帳番号】

006460

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

シリコンウェーハの製造方法

【特許請求の範囲】

【請求項1】 シリコンウェーハ基板で無欠陥かつエピタキシャル成長層で無欠陥となる無欠陥領域であって、シリコン結晶中のボロン濃度が $1 \times 10^{1}$ 8 $_{atoms/c}$  m $^{3}$  以上でボロン濃度が上昇するにしたがい成長速度Vが徐々に低下するラインを下限ライン(LN1)とする無エピ欠陥領域( $\alpha2$ )内に入るように、シリコン結晶中のボロンの濃度と成長条件V/G(V:成長速度、G:結晶の軸方向温度勾配)を制御して、シリコン結晶を製造するシリコン結晶製造工程と、

前記シリコン結晶からシリコンウェーハ基板を採取するシリコンウェーハ基板 採取工程と、

前記シリコンウェーハ基板の上にエピタキシャル成長層を形成するエピタキシャル成長工程と

を含むシリコンウェーハ製造方法。

【請求項2】 前記シリコン結晶製造工程では、シリコン結晶の軸方向温度勾配Gが結晶中心から結晶端の間で所定レベル以下に均一にされること

を特徴とする請求項1記載のシリコンウェーハの製造方法。

【請求項3】 前記シリコン結晶製造工程では、シリコン結晶が引き上げられるシリコン融液に磁場を印加することによって、シリコン結晶の軸方向温度 勾配Gを結晶中心から結晶端の間で所定レベル以下に均一にすること

を特徴とする請求項2記載のシリコンウェーハの製造方法。

【請求項4】 前記シリコン結晶製造工程では、シリコン結晶が引き上げられるシリコン融液を、無磁場の状態とし、かつシリコン結晶の回転数を制御することによって、シリコン結晶の軸方向温度勾配Gを結晶中心から結晶端の間で所定レベル以下に均一にすること

を特徴とする請求項2記載のシリコンウェーハの製造方法。

【請求項5】 前記シリコン結晶製造工程では、シリコン結晶が引き上げ ちれるシリコン融液を、無磁場の状態とし、かつシリコン融液が収容される石英 るつぼの回転数を制御することによって、シリコン結晶の軸方向温度勾配 G を結晶中心から結晶端の間で所定レベル以下に均一にすること

を特徴とする請求項2記載のシリコンウェーハの製造方法。

【請求項6】 前記シリコン結晶製造工程では、シリコン結晶中の酸素濃度が12.5atoms/cm3以下に制御されること

を特徴とする請求項1または2記載のシリコンウェーハの製造方法。

【請求項7】 シリコンウェーハ基板でOSF(酸化誘起積層欠陥)が顕れエピタキシャル成長層で欠陥が顕れるエピ欠陥領域(β1)を少なくとも含むように、シリコン結晶中のボロンの濃度と成長条件V/G(V:成長速度、G:結晶の軸方向温度勾配)を制御するとともに、OSF核がOSFに顕在化しないようにシリコン結晶の熱処理の条件とシリコン結晶中の酸素濃度とを制御すること

を特徴とするシリコンウェーハの製造方法。

【請求項8】 シリコンウェーハ基板でボイド欠陥が顕れエピタキシャル成長層で無欠陥となる無エピ欠陥領域 ( $\alpha$ 1) 内の下限ライン (LN3) 近傍になるように、シリコン結晶中のボロン濃度と成長条件 V/G (V:成長速度、G:結晶の軸方向温度勾配) を制御して、シリコン結晶を製造するシリコン結晶製造工程と、

前記シリコン結晶からシリコンウェーハ基板を採取するシリコンウェーハ基板 採取工程と、

前記シリコンウェーハ基板の上に、2 μ m以下の薄膜のエピタキシャル成長層 を形成するエピタキシャル成長工程と

を含むシリコンウェーハ製造方法。


【請求項9】 前記シリコン結晶製造工程では、シリコン結晶中の酸素濃度が12.5atoms/ $cm^3$ 以下に制御されること

を特徴とする請求項8記載のシリコンウェーハの製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】



## [0002]

## 【従来の技術】

シリコン結晶はCZ(チョクラルスキー法)によって引上げ成長されることによって製造される。引上げ成長されたシリコン結晶のインゴットはシリコンウェーハにスライスされる。半導体デバイスはシリコンウェーハの表面にデバイス層を形成するデバイス工程を経て作成される。

## [0003]

しかしシリコン結晶の成長の過程でグローイン(Grown-in)欠陥(結晶成長時導入欠陥)と呼ばれる結晶欠陥が発生する。

#### [0004]

近年、半導体回路の高集積化、微細化の進展に伴い、シリコンウェーハのうち デバイスが作成される表層近くには、こうしたグローイン欠陥が存在することが 許されなくなってきている。このため無欠陥結晶の製造の可能性が検討されてい る。デバイスの特性を劣化させる結晶欠陥は、以下の3種類の欠陥である。

#### [0005]

a) COP (Crytstal Originated Particle) と呼ばれる空孔が凝集して生じるボイド欠陥 (空洞)。

#### [0006]


- b) OSF ( 酸化誘起積層欠陥, Oxidation Induced Stacking Fault )
- c) 格子間シリコンが凝集して生じる転位ループクラスタ(格子間シリコン型 転位欠陥、I-defect)。

## [0007]

無欠陥のシリコン単結晶とは、上記3種の欠陥のいずれも含まないか、実質的 に含まない結晶として認識ないしは定義されている。

#### [0008]

デバイス回路が作成される表層付近においてグローイン欠陥を含まないシリコ



## [0009]

すなわちエピタキシャルシリコンウェーハは、シリコンウェーハ基板(エピサブ)上に結晶完全性の高いエピタキシャル成長層(エピ層)を気相成長により育成した高付加価値シリコンウェーハである。エピタキシャル成長層は結晶完全性が高いため実質的に無欠陥層であると考えられ、エピタキシャル成長層にデバイスを作製すればシリコンウェーハ基板の表層にデバイスを作製する場合と比較してデバイスの特性は格段に向上する。またエピタキシャル成長層の結晶完全性は、エピサブの結晶品質に大きく影響を受けないと考えられていたため、シリコンウェーハ基板自体の品質は今まであまり重要視されていなかった。

#### [0010]

## (従来技術1)

しかし、近年、欠陥を検査する装置が高感度化し欠陥評価の基準が厳しくなるに伴い、シリコンウェーハ基板中の欠陥がエピタキシャル成長層にまで伝搬し、エピタキシャル成長層における欠陥(エピ欠陥という)として顕れることが明らかになった。このことは非特許文献1 (佐藤 2000) p. 35) に記載されている。

#### [0011]

したがってデバイスメーカーから、エピ欠陥の原因となる結晶欠陥が存在しないシリコンウェーハ基板上にエピタキシャル成長層を形成することによりエピタキシャル成長層を無欠陥とした無エピ欠陥エピタキシャルシリコンウェーハを製造して欲しいとの要求がされ始めている。

## [0012]

シリコンウェーハ基板中のグローイン欠陥には、エピタキシャル成長層に伝搬し易い欠陥と伝搬しにくい欠陥がある。特にOSFや転位ループクラスタはエピタキシャル成長層まで伝搬しエピ欠陥となる可能性が大きいためシリコンウェーハ基板から除外する必要がある。

## [0013]

シリコン単結晶中の欠陥は、結晶鉛直(軸)方向温度勾配Gを一定であると仮定すると、シリコン単結晶の引上げ速度Vにより変化する。すなわち引上げ速度Vが高い速度から低くなるにつれて、シリコン単結晶中には、ボイド欠陥(COP)、OSF(Ring-OSF(Ring like-OSF);酸化性雰囲気下で熱処理後、ウェーハ中心と同心リング上に観察される積層欠陥)、無欠陥領域、転位ループクラスタが順に発生することが知られている。

#### [0014]

P型のシリコン結晶にはドーパント材としてシリコン結晶中にボロン(B)が添加される。高濃度にボロンが添加されている $p/p^+$ 、 $p/p^{++}$  エピタキシャルシリコンウェーハでは、シリコン結晶中にボロンが $1\times10^{18}$  atoms/c m 3 ~ $1\times10^{19}$  atoms/c m 3 程度添加されている。

## [0015]

## (従来技術2)


ここで非特許文献 2 (E. Dornberger, E. Graff, D. Suhren, M. Lambert, U. Wagner, W. von. Ammon, Journal of Crystal Growth, 180(1997)343) には、ボロンが結晶欠陥の挙動に与える影響が示されている。この非特許文献 2 にはシリコン結晶中にボロンを高濃度に添加することにより、R-OSFは、より高い引上げ速度 V で発生することが明らかにされている。

## [0016]

現状の $p^+$ 、 $p^{++}$  シリコン結晶の製造条件を本発明に係る図面を用いて説明する。

## [0017]

図 2 (a) は、エピ欠陥領域と無エピ欠陥領域の分布を示し、縦軸は結晶鉛直 (軸) 方向温度勾配 G を一定であると仮定したときの規格化された引上げ速度 V /V criを示し、横軸はシリコン結晶中の添加ボロン濃度 V criを示し、横軸はシリコン結晶中の添加ボロン濃度 V criとは、添加ボロン濃度が V 1 0 1 7 V 2 のときの臨界速度 V criで規格化された引上げ速度のことで



## [0018]

図2(a)における無エピ欠陥領域  $\alpha$  1は、シリコンウェーハ基板でボイド欠陥が顕れエピタキシャル成長層で無欠陥となる無エピ欠陥領域のことである。またエピ欠陥領域  $\beta$  1は、シリコンウェーハ基板でOSFが顕れエピタキシャル成長層で欠陥が顕れるエピ欠陥領域のことである。また無エピ欠陥領域  $\alpha$  2はシリコンウェーハ基板で無欠陥かつエピタキシャル成長層で無欠陥となる無エピ欠陥領域のことである。またエピ欠陥領域  $\beta$  2は、シリコンウェーハ基板で転位ループクラスタが顕れエピタキシャル成長層で欠陥が顕れるエピ欠陥領域のことである。

## [0019]


## [0020]

## (従来技術3)

ここで、低ポロン濃度  $p^-$  シリコン結晶(ボロン濃度で $1\times10^{18}$  atoms/ $cm^3$  未満)では、引上げ速度 V を低くすると、転位ループクラスタによりエピタキシャル成長層で欠陥が生じることになるが、高ポロン濃度  $p^+$ 、 $p^{++}$ シリコン結晶では、同じ低引上げ速度 V でも、転位ループクラスタの発生が抑制されることが非特許文献 3 (浅山他、1999 秋応物学会 3p-ZY-4) で報告されている。

## [0021]

したがって従来は、高ボロン濃度  $p^+$ 、  $p^{++}$  シリコン結晶を製造する際には、引上げ速度 V を低くすれば、エピ欠陥を生じない高品質のシリコン結晶を比較的簡単に製造できると考えられていた。すなわち無エピ欠陥領域  $\alpha$  2の下限は



## [0022]

## 【発明が解決しようとする課題】

本発明者らは、引上げ速度Vを低くすれば、高ボロン濃度p<sup>+</sup>、p<sup>++</sup>シリコン結晶といえども、エピ欠陥の原因となり得る転位ループクラスタが発生することを発見するに至り上述した予測とは異なる知見を見いだした。

## [0023]

本発明はこうした実状に鑑みてなされたものであり、無エピ欠陥領域 α 2の下限 LN1を明らかにすることにより、エピ欠陥のない高品質のエピタキシャルシリコンウェーハを歩留まりよく製造できるようにすることを第1の解決課題とするものである。

## [0024]

またエピ欠陥領域 $\beta$ 1は、シリコンウェーハ基板で発生したOSFがエピタキシャル成長層に伝搬して欠陥として顕れることから、この領域を避けた製造条件領域でシリコン結晶を製造すべきとの考え方が従来より一般的であった。

## [0025]

しかし本発明者はエピ欠陥領域 β1を含む領域でシリコン結晶を製造したとしてもプロセス条件次第でエピタキシャル成長層で欠陥が顕れないことを発見するに至った。


## [0026]

本発明はこうした実状に鑑みてなされたものであり、エピ欠陥領域 β1を含む 製造条件領域でエピ欠陥のない高品質のエピタキシャルシリコンウェーハを歩留 まりよく製造できるようにすることを第2の解決課題とするものである。

## [0027]

また無エピ欠陥領域 α1は、シリコンウェーハ基板でボイド欠陥が発生するもののエピタキシャル成長層には欠陥が顕れないと考えられていた。

#### [0028]



## [0029]

本発明はこうした実状に鑑みてなされたものであり、エピタキシャル成長層を 極薄膜に形成したとしてもエピ欠陥のない高品質のエピタキシャルシリコンウェ ーハを、無エピ欠陥領域 α 1内で、歩留まりよく製造できるようにすることを第 3 の解決課題とするものである。

## [0030]

【課題を解決するための手段、作用および効果】

第1発明は、

シリコンウェーハ基板で無欠陥かつエピタキシャル成長層で無欠陥となる無欠陥領域であって、シリコン結晶中のボロン濃度が $1 \times 10^{18}$  atoms/c m  $^3$  以上でボロン濃度が上昇するにしたがい成長速度Vが徐々に低下するラインを下限ライン(LN1)とする無エピ欠陥領域( $\alpha$ 2)内に入るように、シリコン結晶中のボロンの濃度と成長条件V/G(V:成長速度、G:結晶の軸方向温度勾配)を制御して、シリコン結晶を製造するシリコン結晶製造工程と、

前記シリコン結晶からシリコンウェーハ基板を採取するシリコンウェーハ基板 採取工程と、

前記シリコンウェーハ基板の上にエピタキシャル成長層を形成するエピタキシャル成長工程と

を含むシリコンウェーハ製造方法であることを特徴とする。

## [0031]

第2発明は、第1発明において、

前記シリコン結晶製造工程では、シリコン結晶の軸方向温度勾配Gが結晶中心から結晶端の間で所定レベル以下に均一にされること

を特徴とする。



第3発明は、第2発明において、

前記シリコン結晶製造工程では、シリコン結晶が引き上げられるシリコン融液 に磁場を印加することによって、シリコン結晶の軸方向温度勾配Gを結晶中心か ら結晶端の間で所定レベル以下に均一にすること

を特徴とする。

[0033]

第4発明は、第2発明において、

前記シリコン結晶製造工程では、シリコン結晶が引き上げられるシリコン融液を、無磁場の状態とし、かつシリコン結晶の回転数を制御することによって、シリコン結晶の軸方向温度勾配Gを結晶中心から結晶端の間で所定レベル以下に均一にすること

を特徴とする。

[0034]

第5発明は、第2発明において、

前記シリコン結晶製造工程では、シリコン結晶が引き上げられるシリコン融液を、無磁場の状態とし、かつシリコン融液が収容される石英るつぼの回転数を制御することによって、シリコン結晶の軸方向温度勾配Gを結晶中心から結晶端の間で所定レベル以下に均一にすること

を特徴とする。

[0035]


第6発明は、第1発明または第2発明において、

前記シリコン結晶製造工程では、シリコン結晶中の酸素濃度が12.5 atoms/ c m 3 以下に制御されること

を特徴とする。

[0036]

第 1 発明によれば、図 1 に L N 1 で示すように、シリコン結晶中のボロン濃度 が  $1 \times 1$  0  $^{1}$  8  $_{atoms/c}$  m  $^{3}$  以上でボロン濃度が上昇するにしたがい成長速度 V が徐々に低下するラインを下限ラインとする無エピ欠陥領域  $_{\alpha}$  2内に入るように



## [0037]

つぎに、製造されたシリコン結晶からシリコンウェーハ基板が採取される。

## [0038]

つぎに、採取されたシリコンウェーハ基板の上にエピタキシャル成長層が形成 される。

## [0039]

こうしてシリコンウェーハ基板にもエピタキシャル成長層にも欠陥が顕れない 高品質のエピタキシャルシリコンウェーハが製造される。

## [0040]

本発明によれば、無エピ欠陥領域 $\alpha$ 2の下限LN1が明らかになったので、下限LN1を下回らないボロン濃度と成長条件V/Gが正確に求められる。そして、下限LN1を下回らないボロン濃度と成長条件V/Gでシリコン結晶を製造することにより、エピ欠陥のない高品質のエピタキシャルシリコンウェーハを歩留まりよく製造することができる。

## [0041]


第2発明は、第1発明のシリコン結晶製造工程に技術的限定を加えたものであり、シリコン結晶製造工程では、シリコン結晶の軸方向温度勾配Gが結晶中心から結晶端の間で所定レベル以下に均一にされる。

#### [0042]

図3に示すようにシリコン結晶の軸方向温度勾配Gの均一性は、シリコン結晶の製造条件領域の縦幅(縦軸V/Vcri方向の幅)を規定する。シリコン結晶の軸方向温度勾配Gをシリコン結晶の結晶中心10cと結晶端10eとの間で均一にすればするほど、図3における製造条件領域の縦幅Be~Bc、Ac~Aeを小さくすることができ、無エピ欠陥領域α2に入りやすくなり、より歩留まりよくエピ欠陥のない高品質のエピタキシャルシリコンウェーハを製造することができる。

## [0043]

第3発明は、第2発明のシリコン結晶製造工程のシリコン結晶製造工程に更に



## [0044]

第4発明は、第2発明のシリコン結晶製造工程に更に技術的限定を加えたものであり、シリコン結晶製造工程では、シリコン結晶が引き上げられるシリコン融液を、無磁場の状態とし、かつシリコン結晶の回転数を制御することによって、シリコン結晶の軸方向温度勾配Gが結晶中心から結晶端の間で所定レベル以下に均一にされる。

#### [0045]

第5発明は、第2発明のシリコン結晶製造工程に更に技術的限定を加えたものであり、シリコン結晶製造工程では、シリコン結晶が引き上げられるシリコン融液を、無磁場の状態とし、かつシリコン融液が収容される石英るつぼの回転数を制御することによって、シリコン結晶の軸方向温度勾配Gを結晶中心から結晶端の間で所定レベル以下に均一にされる。

#### [0046]

第6発明は、第1発明または第2発明のシリコン結晶製造工程に更に技術的限定を加えたものであり、シリコン結晶製造工程では、シリコン結晶中の酸素濃度が12.5 atoms/c m 3 以下に制御される。


#### [0047]

第6発明によれば、シリコン結晶中の酸素濃度が12.5 atoms/c m 3 以下に制御されて低酸素濃度になると、たとえ製造条件領域がエピ欠陥領域 $\beta1$ にまたがっていたとしても、シリコンウェーハ基板中のOSF核がOSFという欠陥に成長してエピ欠陥としてエピタキシャル成長層で顕在化しにくくなる。このためボロン濃度と成長条件V/Gの設定条件を緩やかにでき、より歩留まりを向上させることができる。

#### [0048]

第7発明は、

シリコンウェーハ基板でOSF(酸化誘起積層欠陥)が顕れエピタキシャル成



## [0049]

第7発明によれば、製造条件領域がエピ欠陥領域β1を含む範囲になったとしても、シリコン結晶の熱処理の条件とシリコン結晶中の酸素濃度が制御されることにより、シリコンウェーハ基板中のOSF核がOSFという欠陥に成長してエピ欠陥がエピタキシャル成長層で顕在化するに至らない。このため引上げ速度Vが高い製造条件領域で高品質のエピタキシャルシリコンウェーハを歩留まりよく製造することができる。

[0050]

第8発明は、

シリコンウェーハ基板でボイド欠陥が顕れエピタキシャル成長層で無欠陥となる無エピ欠陥領域 ( $\alpha$ 1) 内の下限ライン (LN3) 近傍になるように、シリコン結晶中のボロン濃度と成長条件 V/G (V:成長速度、G:結晶の軸方向温度 勾配)を制御して、シリコン結晶を製造するシリコン結晶製造工程と、

前記シリコン結晶からシリコンウェーハ基板を採取するシリコンウェーハ基板 採取工程と、

前記シリコンウェーハ基板の上に、2 μ m以下の薄膜のエピタキシャル成長層 を形成するエピタキシャル成長工程と

を含むシリコンウェーハ製造方法であることを特徴とする。

[0051]

第9発明は、第8発明において、

前記シリコン結晶製造工程では、シリコン結晶中の酸素濃度が12.5 atoms/ cm3以下に制御されること

を特徴とする。

[0052]

第8発明は、無エピ欠陥領域α1内の下限ラインLN3近傍では、ボイド欠陥 (COP)のサイズ、数が下限ラインLN3から離れた領域より小さくなるという知見に基づきなされたものである。シリコン結晶中のボロン濃度と成長条件V/Gを制御して、製造条件領域を、無エピ欠陥領域α1内の下限ラインLN3近傍に設定することにより、ボイド欠陥(COP)のサイズ、数が小さくなるので、エピタキシャル成長層を2μm以下の極薄膜で形成したとしても、シリコンウェーハ基板中のボイド欠陥がエピタキシャル成長層に伝搬してエピ欠陥として顕在化するに至らない。このため引上げ速度Vが高い製造条件領域で高品質の極薄膜エピタキシャルシリコンウェーハを歩留まりよく製造することができる。

## [0053]

第9発明によれば、シリコン結晶中の酸素濃度が12.5atoms/c m 3以下に制御されて低酸素濃度になると、たとえ結晶製造条件領域がエピ欠陥領域 $\beta$ 1にまたがっていたとしても、シリコンウェーハ基板中のOSF核がOSFという欠陥に成長してエピ欠陥としてエピタキシャル成長層で顕在化しにくくなる。このためボロン濃度と成長条件V/Gの設定条件を緩やかにでき、更に歩留まりを高くすることができる。

## [0054]

#### 【発明の実施の形態】

以下図面を参照して本発明に係るシリコンウェーハ製造方法の実施形態について説明する。

#### [0055]


図4は実施形態に用いられるシリコン結晶製造装置の構成の一例を側面からみた図である。

## [0056]

同図4に示すように、実施形態の単結晶引上げ装置1は、単結晶引上げ用容器 としてのCZ炉(チャンバ)2を備えている。

#### [0057]

C Z 炉 2 内には、多結晶シリコンの原料を溶融して融液 5 として収容する石英るつぼ3 が設けられている。石英るつぼ3 は、その外側が黒鉛るつぼ1 1 によっ



## [0058]

主ヒータ9とCZ炉2の内壁との間には、保温筒13が設けられている。

## [0059]

石英るつぼ3の上方には引上げ機構4が設けられている。引上げ機構4は、引上げ軸4aと引上げ軸4aの先端のシードチャック4cを含む。シードチャック4cによって種結晶14が把持される。

## [0060]


石英るつぼ3内で多結晶シリコン (Si) が加熱され溶融される。融液5の温度が安定化すると、引上げ機構4が動作し融液5から単結晶シリコン10 (以下シリコン結晶10という)が引き上げられる。すなわち引上げ軸4 aが降下され引上げ軸4 aの先端のシードチャック4 cに把持された種結晶14が融液5に浸漬される。種結晶14を融液5になじませた後引上げ軸4 aが上昇する。シードチャック4 cに把持された種結晶14が上昇するに応じてシリコン結晶10が成長する。引上げの際、石英るつぼ3は回転軸110によって回転速度ω1で回転する。また引上げ機構4の引上げ軸4 a は回転軸110と逆方向にあるいは同方向に回転速度ω2で回転する。

## [0061]

本実施形態では、引き上げられるシリコン結晶 1 0 にボロン (B) を添加する ために、石英るつぼ 3 内の融液 5 に予めボロンが投入されておかれる。

## [0062]

また回転軸110は鉛直方向に駆動することができ、石英るつぼ3を上下動さ



## [0063]

CZ炉2内と外気を遮断することで炉2内は真空(たとえば20Torr程度)に維持される。すなわちCZ炉2には不活性ガスとしてのアルゴンガス7が供給され、CZ炉2の排気口からポンプによって排気される。これにより炉2内は所定の圧力に減圧される。

## [0064]

単結晶引上げのプロセス (1バッチ) の間で、C Z 炉 2 内には種々の蒸発物が発生する。そこでC Z 炉 2 にアルゴンガス 7 を供給して C Z 炉 2 外に蒸発物とともに排気して C Z 炉 2 内から蒸発物を除去しクリーンにしている。アルゴンガス7の供給流量は 1 バッチ中の各工程ごとに設定する。

## [0065]


シリコン結晶 1 0 の引上げに伴い融液 5 が減少する。融液 5 の減少に伴い融液 5 と石英るつぼ 3 との接触面積が変化し石英るつぼ 3 からの酸素溶解量が変化する。この変化が、引き上げられるシリコン結晶 1 0 中の酸素濃度分布に影響を与える。そこで、これを防止するために、融液 5 が減少した石英るつぼ 3 内に多結晶シリコン原料または単結晶シリコン原料を引上げ後あるいは引上げ中に追加供給してもよい。

#### [0066]

石英るつぼ3の上方にあって、シリコン結晶10の周囲には、略逆円錐台形状の熱遮蔽板8 (ガス整流筒)が設けられている。熱遮蔽板8は、保温筒13に支持されている。熱遮蔽板8は、CZ炉2内に上方より供給されるキャリアガスとしてのアルゴンガス7を、融液表面5aの中央に導き、さらに融液表面5aを通過させて融液表面5aの周縁部に導く。そして、アルゴンガス7は、融液5から蒸発したガスとともに、CZ炉2の下部に設けた排気口から排出される。このため液面上のガス流速を安定化することができ、融液5から蒸発する酸素を安定な状態に保つことができる。

## [0067]

また熱遮蔽板8は、種結晶14および種結晶14により成長されるシリコン結



## [0068]

ギャップH、引上げ軸 4 a の引上げ速度Vを調整することによって、シリコン結晶 1 0 の成長条件V/G(V:成長速度、G:結晶の軸方向温度勾配)が制御される。

#### [0069]

また石英るつぼ3内へのボロン投入量を調整することによって、シリコン結晶 10中のボロンの濃度(ボロン添加量、 $atoms/cm^3$ )が制御される。

## [0070]

また引上げ中に、るつぼ回転数 $\omega$ 1、引上げ軸回転数 $\omega$ 2、アルゴンガス流量、 炉内圧等を調整することによって、シリコン結晶 1 0 中の酸素濃度(atoms/c m 3)が制御される。


#### [0071]

図4の装置によって製造されたシリコン結晶10のインゴットは切断装置によって切断されて、シリコンウェーハが採取される。

#### [0072]

シリコンウェーハは、エピタキシャル成長装置の炉内に載置されて、薄膜の原料となる原料ガス、たとえばトリクロルシラン(SiHCl3)がシリコンウェーハの表面に供給される。そしてトリクロルシランの化学反応によってシリコンウェーハ基板の表面に同じシリコンの薄膜がエピタキシャル成長によって形成されていく。このようにして原子配列がシリコンウェーハ基板と同一の結晶がエピタキシャル成長膜として基板上に形成される。

## [0073]



## [0074]

図1の縦軸は結晶鉛直(軸)方向温度勾配Gを一定であると仮定したときの規格化された引上げ速度V/Vcriを示し、横軸はシリコン結晶10中の添加ボロン 濃度atoms/c m 3 を示している。ここで規格化された引上げ速度V/Vcriとは、添加ボロン濃度が $1\times10$ 17atoms/c m 3 のときの臨界速度Vcriで規格化された引上げ速度のことであり、臨界速度Vcriとは、引上げ速度Vを徐々に降下していったときにシリコン結晶中心にR-OSFが消滅するときの引上げ速度のことである。

#### [0075]

図1における無エピ欠陥領域  $\alpha$ 1は、シリコンウェーハ基板でボイド欠陥が顕れエピタキシャル成長層で無欠陥となる無エピ欠陥領域のことである。またエピ欠陥領域  $\beta$ 1は、シリコンウェーハ基板でOSFが顕れエピタキシャル成長層で欠陥が顕れるエピ欠陥領域のことである。また無エピ欠陥領域  $\alpha$ 2はシリコンウェーハ基板で無欠陥かつエピタキシャル成長層で無欠陥となる無エピ欠陥領域のことである。またエピ欠陥領域  $\beta$ 2は、シリコンウェーハ基板で転位ループクラスタが顕れエピタキシャル成長層で欠陥が顕れるエピ欠陥領域のことである。

## [0076]

図1を従来技術との比較において説明する。

#### [0077]

従来技術 3 によれば、無エピ欠陥領域  $\beta$  2の下限は低ボロン濃度( $1\times10^{1}$  8  $atoms/cm^3$  未満)では存在するが、高ボロン濃度( $1\times10^{1}$  8  $atoms/cm^3$  )では存在しないものと予測されていた

## [0078]

しかし本発明者らは、引上げ速度Vを低くすれば、高ボロン濃度 p +、 p + + シリコン結晶といえども、エピ欠陥の原因となり得る転位ループクラスタが発



生することを発見するに至り上述した予測とは異なる知見を見いだした。

## [0079]

すなわち図1にLN1で示すように、シリコン結晶中のボロン濃度が1×10 18atoms/cm3以上でボロン濃度が上昇するにしたがい成長速度Vが徐々に低 下するラインを、無エピ欠陥領域 α 2の下限ラインとして見いだした。

## [0080]

## (第1の製造方法)

そこで、下限ラインLN1を下回らず無エピ欠陥領域α2内に入るように、シ リコン結晶10中のボロンの濃度と成長条件V/G(V:成長速度、G:結晶の 軸方向温度勾配)が制御されて、シリコン結晶10が製造される。

#### [0081]

つぎに、製造されたシリコン結晶10からシリコンウェーハ基板が採取される

## [0082]

つぎに、採取されたシリコンウェーハ基板の上にエピタキシャル成長層が形成 される。

#### [0083]


この結果シリコンウェーハ基板にもエピタキシャル成長層にも欠陥が顕れない 髙品質のエピタキシャルシリコンウェーハが製造される。

#### [0084]

欠陥評価はたとえば銅デコレーション(Cu Decoration)後のX 線トポグラフ 法法で行うことができる。また赤外散乱法、酸素析出熱処理後の X線トポグラフ 法、酸素析出熱処理後のエッチング光学顕微鏡観察、Secco エッチング法などを 用いてもよく、各方法を併用してもよい。

#### [0085]

本実施形態によれば、無エピ欠陥領域 α 2の下限LN1が明らかになったので 、下限LN1を下回らないポロン濃度と成長条件V/Gを正確に求めることがで きる。そして、下限LN1を下回らないボロン濃度と成長条件 V/G でシリコン 結晶10を製造することにより、エピ欠陥のない高品質のエピタキシャルシリコ



## [0086]

上述した第1の製造方法に関しては以下のような制御を追加する実施も可能で ある。

## [0087]

## (第2の製造方法)

この第2の製造方法では、第1の製造方法でシリコン結晶10を製造するに際して、シリコン結晶10の軸方向温度勾配Gを結晶中心10cから結晶端10eの間で所定レベル以下に均一にする制御が追加される。

#### [0088]

図2 (b) は第1の製造方法でシリコン結晶10を製造するときの製造条件領域Kの一例を示している。

## [0089]

本発明者は、製造条件領域Kの図2(b)中縦幅は、シリコン結晶10の軸方向温度勾配Gの結晶半径方向の均一性によって規定され、結晶軸方向温度勾配Gは、シリコン結晶引上げ中の融液5とシリコン結晶10との境界である固液界面を上に凸の形状にすることにより均一になることを発見するに至った。

#### [0090]

図3 (a) は図1に対応する図であり、図3 (a) 中に、製造条件領域の縦幅をBe~Bc、Ac~Aeをそれぞれ例示している。

#### [0091]

図3 (c) はシリコン結晶引上げ中の融液5とシリコン結晶10との境界である固液界面近傍の各等温線L1、L2、L3、L4、L5を示している。図3 (c) において等温線L1は固液界面における等温線であり、L2、L3、L4、L5は固液界面から結晶軸方向に順次遠ざかった位置における等温線である。等温線L1、L2、L3、L4、L5は、シリコン結晶10の結晶中心10cと結晶外周である結晶端10eとの間の等温線として示している。結晶中心10cと結晶端10eとの距離はシリコン結晶10の半径Rに相当する。同図3 (c) では固液界面が上に凸の形状になっており、これに伴いシリコン結晶10の軸方向温度勾配Gが結



## [0092]

図3(b)は固液界面近傍の結晶軸方向温度勾配Gの結晶半径方向分布を示している。図3(b)の横軸はシリコン結晶10の半径Rで規格化されたシリコン結晶10の半径方向位置 r/Rを示し、縦軸は固液界面近傍の結晶軸方向温度勾配Gを示している。

## [0093]


図3 (b) 中のラインAは、結晶中心10cにおける結晶軸方向温度勾配Acよりも結晶端10eにおける結晶軸方向温度勾配Aeの方が大きい場合を示し、図3 (b) 中のラインBは、結晶中心10cにおける結晶軸方向温度勾配Bcよりも結晶端10eにおける結晶軸方向温度勾配Beの方が小さい場合を示している。またラインAの方がラインBよりも全体として結晶軸方向温度勾配Gが大きくなっている場合を例示している。

#### [0094]

図3 (a) と図3 (b) を比較してわかるように、結晶軸方向温度勾配Gが全体として小さい製造条件領域Be~Bcは、結晶軸方向温度勾配Gが全体として大きい製造条件領域Ac~Aeよりも図3 (a) 中で上側に位置している。つまり結晶軸方向温度勾配Gを小さくするほど製造条件領域Ac~AeあるいはBe~Bcは無エピ欠陥領域α2の上限LN2 (エピ欠陥領域β1の下限)に近づき、結晶軸方向温度勾配Gを大きくするほど製造条件領域Ac~AeあるいはBe~Bcは無エピ欠陥領域α2の下限LN1 (エピ欠陥領域β2の上限)に近づく。

#### [0095]

また結晶中心10 c における結晶軸方向温度勾配A c よりも結晶端10 e における結晶軸方向温度勾配Aeの方を大きくすることにより、結晶軸方向温度勾配 G が小さい方の結晶中心10 c (Ac)を図3(a)中で上側に位置させ、結晶軸方向温度勾配Gが大きい方の結晶端10 e (Ae)を図3(a)中で下側に位置させることができる。同様に結晶中心10 c における結晶軸方向温度勾配B c よりも結晶端10 e における結晶軸方向温度勾配B e の方を小さくすることにより、結晶軸方向温度勾配G が小さい方の結晶端10 e (Be)を図3(a)中で



#### [0096]

そして図3(b)でラインAをフラットに近づければ近づけるほど、つまり結晶中心Ac~結晶端Aeの各位置 r/R における結晶軸方向温度勾配G を均一にすればするほど、図3(a)における製造条件領域の縦幅Ac~Aeを小さくすることができる。同様に図3(b)でラインBをフラットに近づければ近づけるほど、つまり結晶中心Bc~結晶端Beの各位置 r/R における結晶軸方向温度勾配G を均一にすればするほど、図3(a)における製造条件領域の縦幅Be~Bcを小さくすることができる。

#### [0097]

ここで結晶軸方向温度勾配 G は、図 3 (c) のように固液界面を上に凸の形状にすることにより、均一になる。

## [0098]

そこで本実施形態では、固液界面を上に凸の形状にする制御が行われ、結晶軸方向温度勾配Gが均一にされる。これにより図3(a)中の製造条件領域の縦幅  $Ac\sim Ae$ あるいは製造条件領域の縦幅 $Be\sim Bc$ が小さくなる。図3(a)中で製造条件領域の縦幅 $Ac\sim Ae$ が小さくなると、図中下側の結晶端10e(Ae)が無エピ欠陥領域  $\alpha$ 2の下限LN1を下回ってエピ欠陥領域  $\beta$ 2に入ることを防止することができる。同様に図3(a)中で製造条件領域の縦幅 $Be\sim Bc$ が小さくなると、図中上側の結晶端10e(Be)が無エピ欠陥領域  $\alpha$ 2の上限LN2を超えてしまいエピ欠陥領域  $\beta$ 1に入ることを防止することができる。

#### [0099]

このように本実施形態によれば、図 2 (b)の目標とする製造条件領域 K を無 エピ欠陥領域 α 2内に入りやすくすることができ、より歩留まりよくエピ欠陥の ない高品質のエピタキシャルシリコンウェーハを製造することができる。

#### [0100]

#### (第3の製造方法)

つぎに固液界面を上に凸の形状にする制御の具体例について説明する。



この第3の製造方法では、シリコン結晶10を製造するに際して、シリコン結晶10が引き上げられるシリコン融液5に磁場を印加することによって、固液界面が上に凸の形状にされ、シリコン結晶10の軸方向温度勾配Gが結晶中心10cから結晶端10eの間で所定レベル以下に均一にされる。

## [0102]

融液 5 に磁場を印加する方法には、たとえば超伝導マグネットを用いて横磁場を印加したり、カスプ磁場を印加する方法がある。

## [0103]

融液 5 に磁場が印加されることにより融液 5 内の対流が抑制される。このため 固液界面を目標温度(たとえば 1 4 1 2°C)に制御すべく主ヒータ 9 による加 熱量が増加する。これにより融液 5 から固液界面に流入する熱量が増加し、固液 界面が上に凸の形状になる。

## (第4の製造方法)

つぎに固液界面を上に凸の形状にする制御の別の例について説明する。

## [0104]


この第4の製造方法では、シリコン結晶 10を製造するに際して、シリコン結晶 10 が引き上げられるシリコン融液 5 が、無磁場の状態とされ、シリコン結晶 10 の回転数  $\omega$  2 が制御されることによって、シリコン結晶 10 の軸方向温度勾配 G が結晶中心 10 C から結晶端 10 E の間で所定レベル以下に均一にされる。

#### [0105]

シリコン結晶 100回転数  $\omega 2$ が一定レベル以上に上昇することによって、融液 5内で下から巻き上がる流れが生じ、熱輸送が融液 5の中心部で活性化する。これにより固液界面が上に凸の形状になる。

#### [0106]

図5 (b) は直径200mmのシリコン結晶10を引き上げるに際して結晶引上げ条件によって固液界面の凸形状が変化することを調べた実験結果を示す。図5 (b) の横軸は引上げ速度Vであり縦軸は固液界面の中心高さ(突出量)Xcenが正の値のとき固液界面は上に凸と



### [0107]

図5 (b) においてS/R 2 6 はシリコン結晶 100回転数  $\omega 2$ が 26 r p mの場合を示し、S/R 30 はシリコン結晶 100回転数  $\omega 2$ が 30 r p mの場合を示し、H 30 は熱遮蔽板 80 下端と融液表面 5 a との間隙のギャップ H が 30 m m の場合を示し、H 50 は同ギャップ H が 50 m m の場合を示している。ただし磁場は無磁場の状態である。

#### [0108]

## (第5の製造方法)

固液界面を上に凸の形状にするためにシリコン結晶10の回転数 $\omega 2$ を制御する代わりに石英るつぼ3の回転数 $\omega 1$ を制御してもよい。

#### [0109]

この第5の製造方法では、シリコン結晶10を製造するに際して、シリコン結晶10が引き上げられるシリコン融液5が、無磁場の状態とされ、石英るつぼ3の回転数 $\omega1$ が制御されることによって、シリコン結晶10の軸方向温度勾配Gが結晶中心100から結晶端1000間で所定レベル以下に均一にされる。

#### [0110]

図6は石英るつぼ3の回転数 $\omega$ 1によって固液界面の凸形状が変化することを 調べた実験結果を示す。図6の横軸は石英るつぼ3の回転数 $\omega$ 1であり縦軸は固 液界面中心高さ(突出量)Xcenである。ただし引上げ速度は1.5mm/m i n であり、磁場は無磁場の状態である。


#### [0111]

## (第6の製造方法)

この第6の製造方法では、第1の製造方法でシリコン結晶10を製造するに際して、シリコン結晶10中の酸素濃度を12.5atoms/c m 3以下に制限する制御が追加される。

## [0112]

第1の製造方法では、図2(b)に示すように製造条件領域Kが無エピ欠陥領



## [0113]

そこでシリコン結晶 10 中の酸素濃度を 12. 5 atoms/c m 3 以下に制限する制御が行われる。シリコン結晶 10 が低酸素濃度になると、たとえ結晶製造条件領域がエピ欠陥領域  $\beta$  1にまたがっていたとしても、シリコンウェーハ基板中のOSF核がOSFという欠陥に成長してエピ欠陥としてエピタキシャル成長層で顕在化しにくくなる。このためボロン濃度と成長条件 V/G の設定条件を緩やかにでき、より歩留まりを向上させることができる。

## [0114]

## (第7の製造方法)

この第7の製造方法では、図2(a)に例示するように、エピ欠陥領域 $\beta$ 1を少なくとも含む製造条件領域 $\beta$ 1になるように、シリコン結晶 $\beta$ 1の中のボロンの濃度と成長条件 $\beta$ 2の計劃されて、シリコン結晶 $\beta$ 3の計劃される。ここで「エピ欠陥領域 $\beta$ 3を少なくとも含む」とは、製造条件領域がエピ欠陥領域 $\beta$ 3内に収まる場合、エピ欠陥領域 $\beta$ 3と無エピ欠陥領域 $\beta$ 1と無エピ欠陥領域 $\beta$ 1と無エピ欠陥

## [0115]

更に第7の製造方法では、OSF核がOSFに顕在化しないようにシリコン結晶10中の酸素濃度が制御されるとともにシリコンウェーハ基板に熱処理が施される。

## [0116]

OSF核をOSFに顕在化させないための酸素濃度と熱処理の条件を以下に例示する。

#### [0117]

シリコン結晶10中の酸素濃度を12.5 atoms/cm<sup>3</sup>以下に制限し、乾燥したO<sub>2</sub> ガス雰囲気下(Dry O<sub>2</sub>)で1000 ℃ x 16 時間の熱処理を施す。

## [0118]

2)シリコン結晶10中の酸素濃度を11atoms/cm<sup>3</sup>以下に制限し、湿ったO
2 ガス雰囲気下(Wet O<sub>2</sub>)で650 ℃ x 3 時間+ 1100 ℃ x 2時間の熱処理を施す。

## [0119]

3) シリコン結晶 1 0 中の酸素濃度を 1 1 atoms/c m <sup>3</sup> 以下に制限し、乾燥した O 2 ガス雰囲気下 (Dry O 2 ) で650 ℃ x 3 時間+ 1000 ℃ x 16 時間の 熱処 理を施す。

#### [0120]

以上のような酸素濃度と熱処理の条件でシリコン結晶10中の酸素濃度を制御 しシリコンウェーハ基板に熱処理を施したところ、シリコンウェーハ基板中のO SF核がOSFという欠陥に成長してエピ欠陥としてエピタキシャル成長層で顕 在化するには至らなかった。

#### [0121]

このように本実施形態によれば、製造条件領域がエピ欠陥領域 β1を含む範囲になったとしても、OSF起因のエピ欠陥が発生しない。このため図2(a)のように引上げ速度 V が高い製造条件領域 J で、高品質のエピタキシャルシリコンウェーハを歩留まりよく製造することができる。


#### [0122]

#### (第8の製造方法)

本発明者は、無エピ欠陥領域 α 1内で下限ラインLN3に近づくにつれて、ボイド欠陥 (СОР) のサイズ、数が小さくなることを発見し、極薄膜のエピタキシャルシリコンウェーハを製造したとき無エピ欠陥領域 α 1の下限ラインLN3から離れた図中左上の領域ではボイド欠陥がエピタキシャル成長層に伝搬してエピ欠陥として顕れるが、無エピ欠陥領域 α 1内の下限ラインLN3近傍の領域ではボイド欠陥起因のエピ欠陥が顕在化されないという知見を得た。

#### [0123]

そこで、この第8の製造方法では、無エピ欠陥領域 $\alpha$ 1内の下限ラインLN3 近傍の製造条件領域になるように、シリコン結晶10中のボロンの濃度と成長条



## [0124]

つぎに、製造されたシリコン結晶 10からシリコンウェーハ基板が採取される。

## [0125]

つぎに、採取されたシリコンウェーハ基板の上に、2 μ m以下の極薄膜のエピタキシャル成長層が形成される。

## [0126]

この結果、エピ欠陥のない高品質の極薄膜エピタキシャルシリコンウェーハが 製造される。本実施形態によれば、引上げ速度 V が高い製造条件領域で高品質の 極薄膜エピタキシャルシリコンウェーハを歩留まりよく製造することができる。

#### [0127]

## (第9の製造方法)

この第9の製造方法では、第8の製造方法でシリコン結晶10を製造するに際して、シリコン結晶10中の酸素濃度を12. 5atoms/c m 3以下に制限する制御が追加される。

#### [0128]


第8の製造方法では、製造条件領域が無エピ欠陥領域  $\alpha$  1内に収まることを前提としている。しかし場合によっては製造条件を緩やかにしてエピ欠陥領域  $\beta$  1にまたがる製造条件領域でシリコン結晶 1 0を製造することがある。

#### [0129]

そこでシリコン結晶 10 中の酸素濃度を 12.5 atoms/c m 3 以下に制限する制御が行われる。シリコン結晶 10 が低酸素濃度になると、たとえ結晶製造条件領域がエピ欠陥領域  $\beta$  1にまたがっていたとしても、シリコンウェーハ基板中のOSF核がOSFという欠陥に成長してエピ欠陥としてエピタキシャル成長層で顕在化しにくくなる。このためボロン濃度と成長条件 V/G の設定条件を緩やかにでき、より歩留まりを向上させることができる。

#### 【図面の簡単な説明】

## 【図1】



## 【図2】

図2(a)、(b)は図1に対応する図であり、目標とする製造条件領域との関係を示した図である。

## 【図3】

図3 (a) は図1に対応する図であり、製造条件領域の縦幅Be~Bc、Ac~Aeとの関係を示した図であり、図3 (b) は固液界面近傍の結晶軸方向温度勾配Gの結晶半径方向分布を示した図であり、図3 (c) は固液界面近傍の結晶中の各等温線を示した図である。

#### 【図4】

図4は実施形態のシリコンウェーハ製造方法に用いられるシリコン結晶製造装置(単結晶シリコン成長装置)の構成の一例を示した図である。

## 【図5】

図5 (a) は固液界面が凸形状になっている様子を示す図で、図5 (b) は結晶引上げ条件によって固液界面の凸形状が変化することを調べた実験結果を示す図である。

#### 【図6】

図6はるつぼ回転数によって固液界面の凸形状が変化することを調べた実験結果を示す図である。


## 【符号の説明】

- 5 融液
- 10 シリコン結晶
- 10 c 結晶中心
- 10e 結晶端


【書類名】

図面

【図1】



【図2】



エピ欠陥領域β2

1E+18

ポロン濃度 (atoms/cm³)

1. 05

1.00

0. 78

0. 51-

1E+17

1E+20

無エピ欠陥


LN1

領域α2


結晶端

1E+19

【図3】





## 【図4】




- 4 引上げ機構 4a 引上げ軸
- 7 アルゴンガス
- 8 熟遮蔽板
- 110 回転軸
- 11 黒鉛るつぼ
- 13 保温筒







(b) 結晶引上条件と界面形状



【書類名】

要約書

【要約】

【課題】

無エピ欠陥領域 α 2の下限LN1を明らかにすることにより、エピ欠陥のない 高品質のエピタキシャルシリコンウェーハを歩留まりよく製造できるようにする 。またエピ欠陥領域 β 1を含む製造条件領域でエピ欠陥のない高品質のエピタキ シャルシリコンウェーハを歩留まりよく製造できるようにする。またエピタキシャル成長層を極薄膜に形成したとしてもエピ欠陥のない高品質のエピタキシャル シリコンウェーハを、無エピ欠陥領域 α 1内で、歩留まりよく製造できるように する。

## 【解決手段】

【選択図】 図3

## 認定・付加情報

特許出願の番号 特願2002-317955

受付番号 50201651060

書類名 特許願

担当官 笹川 友子 9482

作成日 平成14年11月 8日

<認定情報・付加情報>

【提出日】 平成14年10月31日

【特許出願人】

【識別番号】 000184713

【住所又は居所】 神奈川県平塚市四之宮3丁目25番1号

【氏名又は名称】 コマツ電子金属株式会社

【代理人】 申請人

【識別番号】 100071054

【住所又は居所】 東京都中央区湊1丁目8番11号 千代ビル6階

木村内外国特許事務所

【氏名又は名称】 木村 高久

【代理人】

【識別番号】 100106068

【住所又は居所】 東京都中央区湊1丁目8番11号 千代ビル6階

木村内外国特許事務所

【氏名又は名称】 小幡 義之

## 特願2002-317955

## 出願人履歴情報

識別番号

[000184713]

1. 変更年月日 [変更理由] 2001年 2月15日

住所変更

住 所

神奈川県平塚市四之宮3丁目25番1号

氏 名 コマツ電子金属株式会社

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.